Preview

Труды Института системного программирования РАН

Расширенный поиск

Генерация тестовых программ для микропроцессоров на основе шаблонов конвейерных конфликтов

Полный текст:

Аннотация

В работе рассматривается методика автоматизированного построения тестовых программ для верификации управляющей логики микропроцессоров. Методика основана на формальной спецификации системы команд и описании шаблонов конфликтных ситуаций возможных в работе конвейера тестируемого микропроцессора. Использование формальных спецификаций позволяет автоматизировать разработку генератора тестовых программ и систематично протестировать управляющую логику. В то же время, поскольку подход основан на высокоуровневых описаниях, не учитывающих потактовое функционирование конвейера, разработанные спецификации и шаблоны, а также сгенерированные по ним тестовые программы допускают повторное использование при изменении микроархитектуры. Это позволяет применять методику на ранних стадиях разработки микропроцессоров, когда возможна частая переработка проектных решений.

Об авторах

Д. Н. Воробьев
ИСП РАН
Россия


А. С. Камкин
ИСП РАН
Россия


Список литературы

1. Википедия (http://en.wikipedia.org), статья Instruction pipeline.

2. D. Patterson, J. Hennessy. Computer Organization and Design: The Hardware-Software Interface, 2nd edition, 1997.

3. А.С. Камкин. Некоторые вопросы автоматизации построения тестовых программ для модулей обработки переходов микропроцессоров. Труды ИСП РАН, 2010 (этот же сборник).

4. P. Mishra, N. Dutt. Specification-Driven Directed Test Generation for Validation of Pipelined Processors. ACM Transactions on Design Automation of Electronic Systems, 2008.

5. P. Grun, A. Halambi, A. Khare, V. Ganesh, N. Dutt, A. Nicolau. EXPRESSION: An ADL for System Level Design Exploration. Technical Report 1998-29, University of California, Irvine, 1998.

6. www.cs.cmu.edu/~modelcheck/smv.html.

7. T.N. Dang, A. Roychoudhury, T. Mitra, P. Mishra. Generating Test Programs to Cover Pipeline Interactions. Design Automation Conference, 2009.

8. A. Adir, E. Almog, L. Fournier, E. Marcus, M. Rimon, M. Vinov, A. Ziv. Genesys-Pro: Innovations in Test Program Generation for Functional Processor Verification. Design and Test of Computers, 2004.

9. S. Ur, Y. Yadin. Micro-Architecture Coverage Directed Generation of Test Programs. Design Automation Conference, 1999.

10. А.С. Камкин. Генерация тестовых программ для микропроцессоров. Труды ИСП РАН, 2008.

11. MIPS64TM Architecture For Programmers. Revision 2.0. MIPS Technologies Inc., 2003.

12. Д.Н. Воробьев, А.С. Камкин. Генерация тестовых программ для подсистемы управления памятью микропроцессора. Труды ИСП РАН, 2009.


Для цитирования:


Воробьев Д.Н., Камкин А.С. Генерация тестовых программ для микропроцессоров на основе шаблонов конвейерных конфликтов. Труды Института системного программирования РАН. 2010;18.

For citation:


Vorobyev D.N., Kamkin A.S. Test Program Generation for Microprocessors Based on Pipeline Hazards Templates. Proceedings of the Institute for System Programming of the RAS (Proceedings of ISP RAS). 2010;18. (In Russ.)

Просмотров: 38


Creative Commons License
Контент доступен под лицензией Creative Commons Attribution 4.0 License.


ISSN 2079-8156 (Print)
ISSN 2220-6426 (Online)