Подход к генерации тестовых программ для верификации когерентности памяти микропроцессоров «Эльбрус»
https://doi.org/10.15514/ISPRAS-2022-34(2)-1
Аннотация
Одним из ключевых аспектов корректности подсистемы памяти микропроцессора является ее функционирование в соответствии с протоколом когерентности памяти. В данной статье представлен подход к генерации тестовых программ для верификации когерентности памяти микропроцессоров семейства "Эльбрус". Рассмотрены требования к тестовым программам когерентности памяти. Представлена структура карты памяти, позволяющая гибко описывать используемые в тестовых программах области памяти и типы обращений к ним. Описан метод генерации тестовых программ на основе карты памяти. Предложен способ автоматической генерации карт памяти. Сгенерированные тестовые программы использовались при проведении верификации на RTL-моделях и прототипах на базе ПЛИС.
Об авторах
Владимир Андреевич АГАФОНОВ
Московский физико-технический институт,
МЦСТ
Россия
Россия
Ведущий инженер сектора системной верификации АО МЦСТ, аспирант МФТИ
Павел Викторович ФРОЛОВ
Московский физико-технический институт,
МЦСТ,
Институт электронных управляющих машин им. И.С. Брука
Россия
Россия
Начальник сектора системной верификации АО МЦСТ
Алексей Николаевич МЕШКОВ
МЦСТ,
Институт электронных управляющих машин им. И.С. Брука
Россия
Россия
Кандидат технических наук, начальник отдела "Моделирование и верификация"
Список литературы
1. Kim A.K., Perekatov V.I., Ermakov S.G. Microprocessors and computer systems of the Elbrus family. SPB., Publishing house «Piter», 2013, 272 p. (in Russian) / Ким А.К., Перекатов В.И., Ермаков С.Г. Микропроцессоры и вычислительные комплексы семейства «Эльбрус». СПБ., Издательство «Питер», 2013 г., 272 стр.
2. Lebedev D., Petrochenkov M. Test environment for verification of multi-processor memory subsystem unit. Trudy ISP RAN/Proc. ISP RAS, vol. 31, issue 3, 2019. pp. 67-76. DOI: 10.15514/ISPRAS-2019-31(3)-6.
3. Adir A., Almog E. et al. Genesys-Pro: Innovations in Test Program Generation for Functional Processor Verification. IEEE Design & Test of Computers, vol. 21, no. 2, 2004, pp. 84-93.
4. Frolov P.V. Random System-Level Test Generation for Elbrus Architecture Microprocessors. Voprosy radioelektroniki, vol. 4, issue 3, 2014, pp. 38-46 (in Russian) / Фролов П.В. Генерация случайных тестов системного уровня для микропроцессоров с архитектурой «Эльбрус». Вопросы радиоэлектроники, сер. ЭВТ, том 4, вып. 3, 2014 г., стр 38-46.
5. A.S. Tanenbaum, T. Austin. Structured Computer Organization. 6th ed. Pearson, 2012, 808 p.
6. S.V. Yurlin, I.N. Bychkov. FPGA prototyping for functional verification of multi-core processors. Problems of advanced micro- and nanoelectronic systems development (MES), no. 4, 2014, pp. 45–50 (In Russian) / С.В. Юрлин., И.Н. Бычков. Прототипирование на основе ПЛИС для верификации многоядерных микропроцесоров. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС), no. 4, 2014 г., стр. 45-50.
7. A.N. Meshkov, M.P. Ryzhov, V.A. Shmelev. The developement of the verification tools of the Elbrus-2S microprocessor. Voprosy radioelektroniki, vol. 4, no. 3, 2014, pp. 5-17 (in Russian) / А.Н. Мешков, М.П. Рыжов, В.А. Шмелев. Развитие средств верификации микропроцессора «Эльбрус-2S». Вопросы радиоэлектроники, сер. ЭВТ, том 4, no. 3, 2014 г. стр. 5-17.
8. K.L. Gurin, A.N. Meshkov et al. Memory architecture development in the Elbrus series computer models. Voprosy radioelektroniki, no. 3, 2010, (in Russian) / К.Л. Гурин, А.Н. Мешков и др. Развитие модели подсистемы памяти вычислительных комплексов серии «Эльбрус». «Вопросы радиоэлектроники», сер. ЭВТ, вып. 3, 2010.
9. V.A. Agafonov. Using a memory card in the generation of system tests of the microprocessor memory subsystem. In Proc. of the 61st All-Russian Scientific Conference of the Moscow Institute of Physics and Technology, 2018, p. 21 (in Russian) / В.А. Агафонов. Использование карты памяти при генерации системных тестов подсистемы памяти микропроцессора. Труды 61-й Всероссийской научной конференции МФТИ, 2018 г., стр. 21.
Рецензия
Для цитирования:
АГАФОНОВ В.А., ФРОЛОВ П.В., МЕШКОВ А.Н. Подход к генерации тестовых программ для верификации когерентности памяти микропроцессоров «Эльбрус». Труды Института системного программирования РАН. 2022;34(2):7-16. https://doi.org/10.15514/ISPRAS-2022-34(2)-1
For citation:
AGAFONOV V.A., FROLOV P.V., MESHKOV A.N. An Approach to Test Program Generation for Memory Coherence Verification of “Elbrus” Microprocessors. Proceedings of the Institute for System Programming of the RAS (Proceedings of ISP RAS). 2022;34(2):7-16. https://doi.org/10.15514/ISPRAS-2022-34(2)-1
Послать статью по эл. почте 