Практика и перспективы применения открытых и собственных программных решений в маршруте верификации систем на кристалле
Антон Витальевич ГАРАЩЕНКО,
Дарья Сергеевна ЛАШИНА,
Святослав Александрович НИКИТИН,
Артём Валерьевич НИКОЛАЕВ,
Евгений Андреевич ПРОКОПЬЕВ,
Федор Михайлович ПУТРЯ,
Булат Намсараевич ЦЫРЕНЖАПОВ https://doi.org/10.15514/ISPRAS-2022-34(5)-2
Аннотация
В статье рассматривается опыт и оценивается возможность применения свободного, открытого и собственного САПР в маршруте верификации СнК со степенью интеграции в миллиарды транзисторов, изначально базирующемся на коммерческих пакетах от "большой тройки". Предлагается подход к оценке пригодности конкретного САПР для заданного этапа маршрута верификации, основанный на формальном описании этапа и требований к средствам автоматизации для выбранного этапа. Приводятся собственные решения, внедренные в компании, являющиеся альтернативой коммерческим решениям или уникальными разработками. На основе предложенного подхода проведен анализ существующих средств автоматизации с точки зрения применимости в маршруте верификации современных СнК.
Об авторах
Антон Витальевич ГАРАЩЕНКО
АО НПЦ «ЭЛВИС»,
Национальный исследовательский университет «МИЭТ»
Россия
Россия
Кандидат технических наук, ведущий инженер АО НПЦ "ЭЛВИС", доцент института Института системной и программной инженерии и информационных технологий НИУ МИЭТ
Дарья Сергеевна ЛАШИНА
техник АО НПЦ "ЭЛВИС", Национальный исследовательский ядерный университет «МИФИ»
Россия
Россия
Техник АО НПЦ "ЭЛВИС", студентка магистратуры кафедры ИИКС НИЯУ МИФИ
Святослав Александрович НИКИТИН
АО НПЦ «ЭЛВИС»,
Национальный исследовательский университет «МИЭТ»
Россия
Россия
Старший инженер АО НПЦ "ЭЛВИС", аспирант кафедры ПКИМС НИУ МИЭТ
Артём Валерьевич НИКОЛАЕВ
АО НПЦ «ЭЛВИС»
Россия
Россия
Кандидат технических наук, руководитель группы автоматизации верификации СФ-блоков и СнК
Евгений Андреевич ПРОКОПЬЕВ
АО НПЦ «ЭЛВИС»,
Национальный исследовательский университет «МИЭТ»
Россия
Россия
Техник АО НПЦ "ЭЛВИС", студент бакалавриата кафедры МПСУ НИУ МИЭТ
Федор Михайлович ПУТРЯ
АО НПЦ «ЭЛВИС»
Россия
Россия
Кандидат технических наук, начальник отдела верификации
Булат Намсараевич ЦЫРЕНЖАПОВ
АО НПЦ «ЭЛВИС»,
Национальный исследовательский университет «МИЭТ»
Россия
Россия
Техник АО НПЦ "ЭЛВИС", студент бакалавриата кафедры НМСТ НИУ МИЭТ
Список литературы
1. Обзор конференции МЭС-2018 / Overview of the MES-2018 conference. Available at: http://www.mes-conference.ru/index.php?prev=mesPrev&yp=2018&mpd=mpd_srv#sv, accessed 20.10.2022 (in Russian).
2. Build Custom Silicon with Google. Available at: https://developers.google.com/silicon, accessed 20.10.2022.
3. SpyGlass. Available at: www.syposys.com, accessed 20.10.2022
4. Harshitha N.B., Praveen Kumar Y.G., Kurian M.Z. An Introduction to Universal Verification Methodology for the digital design of Integrated circuits (IC’s): A Review. In Proc. of the International Conference on Artificial Intelligence and Smart Systems (ICAIS), 2021, pp. 1710-1713.
5. Компания ЭРЕМЕКС. Официальный сайт / EREMEX Company. Official site. Available at: https://www.eremex.ru/, accessed 20.10.2022 (in Russian).
6. Verilator. Available at: https://www.veripool.org/verilator/, accessed 20.10.2022.
7. Icarus simulator. Available at: http://iverilog.icarus.com/, accessed 20.10.2022.
8. Atlassian. Available at: https://www.atlassian.com, accessed 27.10.2022
9. MSProject. Available at: https://www.microsoft.com/, accessed 27.10.2022
10. Zhang D. Smarter Verification Management with vManager Platform. In Proc. of the DVCon China, 2021, 40 p.
11. Cadence Revolutionizes Verification Productivity with the Verisium AI-Driven Verification Platform. Available at: https://www.businesswire.com/news/home/20220913005378/en/Cadence-Revolutionizes-Verification-Productivity-with-the-Verisium-AI-Driven-Verification-Platform, accessed 27.10.2022.
12. Git. Available at: https://git-scm.com, accessed: 21.11.2022.
13. Apache Subversion. Available at: https://subversion.apache.org, accessed: 21.11.2022.
14. Perforce Software. Available at: www.perforce.com, accessed 27.10.22.
15. Mercurial. Available at: www.mercurial-scm.org, accessed 27.10.22.
16. SystemC. Available at: https://systemc.org/, access 27.10.22.
17. OSCI TLM-2.0 Language Reference Manual. Available at: https://www.accellera.org/images/downloads/standards/systemc/TLM_2_0_LRM.pdf, accessed 27.10.2022.
18. SmartDV. Available at: https://www.smart-dv.com/, accessed 27.10.22.
19. OpenCores. Available at: https://opencores.org/, accessed 27.10.22.
20. AMBA Specifications. Available at: https://www.arm.com/architecture/system-architectures/amba/amba-specifications, accessed 27.10.22.
21. What is cocotb. Available at: https://docs.cocotb.org/en/stable/index.html accessed 27.10.22.
22. What is Vunit. Available at: https://vunit.github.io/about.html, accessed 31.10.2022.
23. SVUnit User Guide. Available at: http://agilesoc.com/open-source-projects/svunit/svunit-user-guide, accessed 27.10.2022.
24. Balance M. Automating test from IP to SoC levels with portable stimulus, Available at: https://www.techdesignforums.com/practice/technique/automating-test-from-ip-to-soc-levels-with-portable-stimulus/, accessed 28.10.2022.
25. Cadence Perspec System Verifier Supports New Accellera Portable Test and Stimulus Specification 1.0, Available at: https://www.design-reuse.com/news/44368/cadence-perspec-system-verifier-accellera-portable-test-and-stimulus-specification-1-0.html, accessed 31.10.2022
26. Никитин С.А., Николаев А.В и др. Автоматизация маршрута функциональной верификации на основе стандарта IP-XACT. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС), вып. 4, 2020 г., стр. 90-94 / Nikitin S.A. Nikolaev A.V. et al. Automation of functional verification flow based on IP-XACT standard. Problems of development of advanced micro-and nanoelectronic systems (MES), issue 4, 2020, pp. 90-94 (in Russian).
27. Жезлов К.А., Колбасов Я.С. и др. Автоматизация процесса создания тестовых окружений, обеспечивающая сквозной маршрут разработки, верификации и исследования СФ-блоков и СнК. Проблемы разработки перспективных микро-и наноэлектронных систем (МЭС), вып 2, 2016 г., стр. 46-53 / Zhezlov K.A., Kolbasov Y.S. et al. Automation of verification environments development process providing a through design flow for design, verification and research of IP-BLOCKS and SOC. Problems of development of advanced micro-and nanoelectronic systems (MES), issue 2, 2016, pp. 46-53 (in Russian).
28. Фролова С.Е., Путря Ф.М. Создание многофункциональной и мультипроектной платформы прототипирования на базе комплекта HAPS компании Synopsys. Часть 2. Электроника: наука, технология, бизнес, вып. 5, 2019, стр. 120-125 / Frolova S.E., Putrya F.M.. Сreation of multi-functional and multi-project prototyping platform based on synopsys haps kit. Part 2. Electronics: Science Technology Business, вып. 5, 2019, pp. 120-125 (in Russian).
29. Головина Е.К., Макеева М.A. и др. Метод создания и отладки комплексных тестов для функциональной верификации СнК, ориентированный на их повторное использование на всех этапах проектирования. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС), вып. 2, 2014 г., стр. 45-50 / Golovina E.K., Makeeva et al. The method of building and debugging complex tests for the SoC functional verification, oriented on their reuse at all stages of the development. Problems of development of advanced micro-and nanoelectronic systems (MES), issue 2, 2014, pp. 45-50 (in Russian).
30. Symbiyosys. Available at: https://symbiyosys.readthedocs.io/en/latest/index.html#symbiyosys-sby-documentation, accessed 20.10.2022.
31. David M. Russinoff. Formal Verification of Floating-Point RTL with ACL2, 2019. Available at: https://www.cl.cam.ac.uk/~jrh13/spisa19/paper_06.pdf, accessed 27.10.2022
32. Garashchenko A.V., Putrya F.M. et al. Automatic Test Generation Methodology for Verification of a Cache Memory Based on the Graph Model of Cache Hierarchy. In Proc. of the IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering, 2019, pp. 1876-1879.
33. Chupilko M., Kamkin A. et al. MicroTESK: Specification-Based Tool for Constructing Test Program Generators. Lecture Notes in Computer Science, vol. 10629, 2017, pp. 217-220.
34. Иванников В.П., Камкин А.С. и др. Применение технологии UniTesK для функционального тестирования моделей аппаратного обеспечения. Препринт ИСП РАН, вып. 8, 2005 г., стр. 1-26 / Ivannikov V.P., Kamkin A.S. Application of UniTesK technology for functional testing of hardware models. ISP RAS preprints, issue 8, 2005, pp. 1-26 (in Russin).
35. Garashchenko A., Nikolaev A.V. et al. System of Combined Specialized Test Generators for the New Generation of VLIW DSP Processors with Elcore50 Architecture. Problems of development of advanced micro-and nanoelectronic systems (MES), issue 2, 2019, pp. 2-7.
36. Путря Ф.М. Особенности верификации современных систем на кристалле. Труды международной конференции «Микроэлектроника-2015», 2016 г., стр. 49-57 / Putrya F.M. System on chip verification issues. In Proc. of the International Conference «Microelectronics-2015», 2016, pp. 49-57 (in Russian).
37. Жезлов К.А., Колбасов Я.С. и др. Этапы маршрута верификации и валидации системы, ориентированные на получение модели СнК, способной гарантированно исполнять целевые задачи и алгоритмы с заданными характеристиками. Вопросы радиоэлектроники, вып. 8. 2018 г., стр 64-72. / Zhezlov K.A., Kolbasov Ya. S. et al. Steps of verification and validation route aimed at obtaining the SOC model able to perform target tasks and algorithms with specified characteristics. Issues of Radio Electronics, issue 8. 2018, pp. 64-72 (in Russian).
38. Жезлов К.А. Методика автоматизированного анализа производительности коммутационных сред с учетом структуры СнК и прикладных. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС), вып. 3, 2020 г., стр. 94-99 / Zhezlov K.A. Methodology of automated performance analysis of SOC interconnect subsystems, according to SOC structure and application. Problems of development of advanced micro-and nanoelectronic systems (MES), issue 3, 2020, pp. 94-99 (in Russian).
39. Жезлов К.А., Колбасов Я.С. и др. Автоматизация процесса создания тестовых окружений, обеспечивающая сквозной маршрут разработки, верификации и исследования СФ-блоков и СнК. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС), вып. 2, 2016 г., стр. 46-53. / Zhezlov K.A., Kolbasov Ya.S. et al. Automation of verification environments development process providing a through design flow for design, verification and research of IP-blocks and SOC. Problems of development of advanced micro-and nanoelectronic systems (MES), issue 2, 2016, pp. 46-53 (in Russian).
40. Flaherty N. Cadence boosts its emulation and verification systems, Available at: https://www.eenewseurope.com/en/cadence-boosts-its-emulation-and-verification-systems/, accessed 20.10.2022
41. Юрлин С.В., Бычков И.Н. Прототипирование на основе ПЛИС для верификации многоядерных микропроцессоров. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС), вып. 4, 2014 г., стр. 45-50. / Yurlin S.V., Bychkov I.N. FPGA prototyping for functional verification of multi-core processors. Problems of development of advanced micro-and nanoelectronic systems (MES), issue 4, 2014, pp. 45-50 (in Russian).
Рецензия
Для цитирования:
ГАРАЩЕНКО А.В., ЛАШИНА Д.С., НИКИТИН С.А., НИКОЛАЕВ А.В., ПРОКОПЬЕВ Е.А., ПУТРЯ Ф.М., ЦЫРЕНЖАПОВ Б.Н. Практика и перспективы применения открытых и собственных программных решений в маршруте верификации систем на кристалле. Труды Института системного программирования РАН. 2022;34(5):23-42. https://doi.org/10.15514/ISPRAS-2022-34(5)-2
For citation:
GARASHCHENKO A.V., LASHINA D.S., NIKITIN S.A., NIKOLAEV A.V., PROKOPEV E.A., PUTRYA F.M., TSYRENZHAPOV B.N. The practice and prospects of using open and proprietary software solutions in the verification route of SoC. Proceedings of the Institute for System Programming of the RAS (Proceedings of ISP RAS). 2022;34(5):23-42. (In Russ.) https://doi.org/10.15514/ISPRAS-2022-34(5)-2
Послать статью по эл. почте 