Исследование и разработка методов технологически независимой оптимизации энергопотребления цифровых интегральных схем
Александр Сергеевич КАМКИН,
Алексей Александрович ЯГЖОВ,
Анастасия Сергеевна КУРГАНСКАЯ,
Сергей Александрович СМОЛОВ https://doi.org/10.15514/ISPRAS-2025-37(6)-51
Аннотация
Наряду с производительностью и площадью энергопотребление является важнейшей характеристикой интегральных схем. В последнее время были предложены методы снижения энергопотребления на разных этапах проектирования: от создания RTL-модели (множественные домены питания, стробирование тактовых сигналов и другие техники) до применения специальных технологических библиотек (в том числе основанных на обратимой логике). В данной работе предложен практический подход к оптимизации энергопотребления микросхем на этапе логического синтеза, а именно на этапе технологически независимой оптимизации. Подход состоит из трех шагов, на каждом из которых совершаются эквивалентные преобразования комбинационных схем. Первый шаг нацелен на сокращение количества логических вентилей и реализуется с помощью итеративной замены подсхем. Второй и третий шаги минимизируют переключательную активность: на втором шаге для этого используется ресинтез подсхем, а на третьем – реструктуризация (балансировка). Экспериментальный анализ показывает, что предложенный подход снижает энергопотребление, о чем свидетельствуют результаты оценки схем после технологического отображения.
Ключевые слова
цифровая аппаратура,
интегральная схема,
логический синтез,
технологически независимая оптимизация,
переключательная активность,
энергопотребление.
При поддержке: Данное исследование было проведено в Российском экономическом университете им. Плеханова в рамках гранта Российского научного фонда, № 23-21-00313.
Об авторах
Александр Сергеевич КАМКИН
Институт системного программирования имени В.П. Иванникова РАН,
НИУ “Высшая школа экономики”,
Российский экономический университет имени Г.В. Плеханова,
Московский государственный университет имени М.В. Ломоносова,
Московский физико-технический институт
Россия
Россия
Кандидат физико-математических наук, ведущий научный сотрудник отдела технологий программирования ИСП РАН, ведущий научный сотрудник научной лаборатории «Гетерогенные компьютерные системы» РЭУ им. Г.В. Плеханова; преподает в МГУ им. М.В. Ломоносова, МФТИ и НИУ ВШЭ. Область научных интересов: автоматизация проектирования цифровой аппаратуры, верификация и тестирование.
Алексей Александрович ЯГЖОВ
Институт системного программирования имени В.П. Иванникова РАН,
НИУ “Высшая школа экономики”
Россия
Россия
Студент 1-го курса магистратуры Московского института электроники и математики им. А.Н. Тихонова Национального исследовательского университета «Высшая школа экономики». Сфера научных интересов: оптимизация цифровых СБИС.
Анастасия Сергеевна КУРГАНСКАЯ
Институт системного программирования имени В.П. Иванникова РАН,
НИУ “Высшая школа экономики”
Россия
Россия
Студент 2-го курса магистратуры факультета компьютерных наук Национального исследовательского университета «Высшая школа экономики». Сфера научных интересов: оптимизация цифровых СБИС.
Сергей Александрович СМОЛОВ
Институт системного программирования имени В.П. Иванникова РАН,
Российский экономический университет имени Г.В. Плеханова
Россия
Россия
Научный сотрудник отдела технологий программирования ИСП РАН, старший научный сотрудник научной лаборатории «Гетерогенные компьютерные системы» РЭУ им. Г.В. Плеханова. Область научных интересов: автоматизация проектирования цифровой аппаратуры, верификация и тестирование.
Список литературы
1. Nebel W., Mermet J. P. Low power design in deep submicron electronics. Springer Science & Business Media, vol. 337, 2013, 580 p.
2. Yaseen M., Abd S., Mansoor I. Critical factors affecting the adoption of open-source software in public organizations. Iraqi Journal for Computer Science and Mathematics, vol. 1, No. 2, 2020, pp. 29-37, DOI: 10.52866/ijcsm.2020.01.02.005.
3. Kaur K., Noor A. CMOS low power cell library for digital design. International Journal of VLSI Design and Communication Systems, vol. 4, No. 3, 2013, pp. 43-51, doi: 10.5121/vlsic.2013.4305.
4. Kahng B., Hu J., Lienig J., Markov I. L. VLSI physical design: from graph partitioning to timing closure. Springer Dordrecht, 2011, 310 p., DOI: 10.1007/978-90-481-9591-6.
5. Zou S., Zhang J., Shi B., Luo G. PowerSyn: A logic synthesis framework with early power optimization. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 43, No. 1, 2024, pp. 203-216, DOI: 10.1109/TCAD.2023.3297069.
6. Brayton R. K., Hachtel G. D., Sangiovanni-Vincentelli A. L. Multilevel logic synthesis. Proceedings of the IEEE, vol. 78, No. 2, 1990, pp. 264-300, DOI: 10.1109/5.52213
7. Najm, F.N. A survey of power estimation techniques in VLSI circuits. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 2, No. 4, 1994, pp. 446-455, DOI: 10.1109/92.335013.
8. Murashko I.A., Yarmolik V.N. Methods for minimizing power consumption during digital device self-test. Minsk, Bestprint, 2004, 187 p. (in Russian).
9. Song H. Z., Yeap K. H., Goh M. W. C. Electromagnetic field in advancing science and technology. IntechOpen, 2023, 190 p., DOI: 10.5772/intechopen.100711.
10. Yeap G. K. Practical low power digital VLSI design. Springer Science & Business Media, 2012.
11. Zhou Y., He Z., Zhang Y., Liu J., Wang T., Xiao L., Wang, X. Power optimization for mixed polarity Reed-Muller circuits based on multilevel adaptive memetic algorithm. The Computer Journal, vol. 58, No. 6, 2015, pp. 1306-1313, DOI: 10.1093/comjnl/bxu072.
12. Zhou H., Wong D. F. Optimal low power XOR gate decomposition. Proceedings 37th Design Automation Conference, 2000, pp. 104-107.
13. Pradhan S. N., Chattopadhyay S. Two-level AND-XOR networks synthesis with area-power trade-off. International Journal of Computer Science and Network Security, vol. 8, No. 9, 2008, pp. 365-375.
14. Narayanan U., Liu C. L. Low power logic synthesis for XOR based circuits. In IEEE/ACM International Conference on Computer Aided Design, 1997, pp. 570-574, DOI: 10.1145/266388.266554.
15. ABC. Available at: https://github.com/berkeley-abc/abc, accessed 05.08.2025.
16. Ma X., Xia Y. Power optimization based on dual-logic using AND-XOR-Inverter Graph. 2017 IEEE 12th International Conference on ASIC (ASICON), 2017, pp. 351-354, DOI: 10.1109/ASICON.2017.8252485.
17. Cheremisinova L.D. Synthesis of Combinational CMOS Circuits with Consideration of Power Consumption. Informatika, vol. 4, No. 28, 2010, pp. 112-122 (in Russian).
18. Cheremisinova L.D. Synthesis and Optimization of Combinational VLSI Structures. Minsk, 2005, 235 p. (in Russian).
19. Das, A., Pradhan, S. N. Area-power-temperature aware AND-XOR network synthesis based on shared mixed polarity reed-muller expansion. International Journal of Intelligent Systems and Applications, vol. 10, No. 12, 2018, pp. 35-46.
20. The OpenROAD Project, OpenSTA. Available at: https://github.com/The-OpenROAD-Project/OpenSTA, accessed 05.08.2025.
21. Mishchenko A., Brayton R. K. Scalable logic synthesis using a simple circuit structure. Proceedings of the International Workshop on Logic Synthesis (IWLS), vol. 6, 2006, pp. 15-22.
22. Zhang J., Yang G., Hung W. N., Wu J., Zhu, Y. A new pairwise NPN Boolean matching algorithm based on structural difference signature. Symmetry, vol. 11, 2018, DOI: 10.3390/sym11010027.
23. Riener H., Testa E., Haaswijk W., Mishchenko A., Amarù L., De Micheli G., Soeken M. Scalable generic logic synthesis: One approach to rule them all. Proceedings of the 56th Annual Design Automation Conference 2019, 2019, pp. 1-6.
24. Akers S. B. Synthesis of combinational logic using three-input majority gates. 3rd Annual Symposium on Switching Circuit Theory and Logical Design (SWCT 1962), 1962, pp. 149-157, DOI: 10.1109/FOCS.1962.16.
25. Choudhury M., Mohanram K. Bi-decomposition of large Boolean functions using blocking edge graphs. 2010 IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 2010, pp. 586-591, DOI: 10.1109/ICCAD.2010.5654210.
26. Minato, S. I. Fast generation of prime-irredundant covers from binary decision diagrams. EICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. 76, No. 6, 1993, pp. 967-973.
27. Bertacco V. Scalable hardware verification with symbolic simulation. Springer, 2005, 200 p.
28. Utopia EDA. Available at: https://gitlab.ispras.ru/mvg/utopia-eda, accessed 05.08.2025.
29. SkyWater. Available at: https://github.com/google/skywater-pdk, accessed 05.08.2025.
30. Yosys Open SYnthesis Suite. Available at: https://github.com/YosysHQ/yosys, accessed 05.08.2025.
31. OpenABC-D. Available at: https://github.com/NYU-MLDA/OpenABC, accessed 05.08.2025.
32. Conover W. J. Practical nonparametric statistics. John Wiley & Sons, 1999.
Рецензия
Для цитирования:
КАМКИН А.С., ЯГЖОВ А.А., КУРГАНСКАЯ А.С., СМОЛОВ С.А. Исследование и разработка методов технологически независимой оптимизации энергопотребления цифровых интегральных схем. Труды Института системного программирования РАН. 2025;37(6):73-84. https://doi.org/10.15514/ISPRAS-2025-37(6)-51
For citation:
KAMKIN A.S., YAGZHOV A.A., KURGANSKAYA A.S., SMOLOV S.A. Research and Development of Methods for Technology-Independent Power Optimization of Integrated Circuits. Proceedings of the Institute for System Programming of the RAS (Proceedings of ISP RAS). 2025;37(6):73-84. https://doi.org/10.15514/ISPRAS-2025-37(6)-51
Послать статью по эл. почте 