Preview

Труды Института системного программирования РАН

Расширенный поиск

Организация полностью самопроверяемой схемы встроенного контроля на основе метода логического дополнения до равновесного кода «2 из 4»

https://doi.org/10.15514/ISPRAS-2018-30(2)-6

Полный текст:

Аннотация

Рассматривается задача синтеза самопроверяемой схемы встроенного контроля с оптимизацией структурной избыточности на основе использования метода логического дополнения до равновновесного кода «2 из 4». Разработан способ доопределения значений контрольных функций, позволяющий пошагово устанавливать их вид и при этом обеспечивать решение задачи тестирования соответствующих элементов сложения по модулю два и схемы тестера. При этом в значения функций вводятся неопределенности, что позволяет минимизировать сами функции, и соответственно, упрощать схему блока контрольной логики.

Об авторах

Д. В. Ефанов
ООО «ЛокоТех-Сигнал»
Россия


В. В. Сапожников
Петербургский государственный университет путей сообщения Императора Александра I
Россия


Вл. В. Сапожников
Петербургский государственный университет путей сообщения Императора Александра I
Россия


Д. В. Пивоваров
Петербургский государственный университет путей сообщения Императора Александра I
Россия


Список литературы

1. Kubalík P., Kubátová H. Parity Codes Used for On-Line Testing in FPGA. Acta Polytechnika, 2005, Vol. 45, No. 6, pp. 53-59.

2. Ubar R., Raik J., Vierhaus H.-T. Design and Test Technology for Dependable Systems-on-Chip (Premier Reference Source). Information Science Reference, Hershey – New York, IGI Global, 2011, 578 p.

3. Borecký J., Kohlík M., Kubátová H. Parity Driven Reconfigurable Duplex System. Microprocessors and Microsystems, 2017, Vol. 52, pp. 251-260, doi: 10.1016/j.micpro.2017.06.015.

4. А.В. Дрозд, В.С. Харченко, С.Г. Антощук, Ю.В. Дрозд, М.А. Дрозд, Ю.Ю. Сулима. Рабочее диагностирование безопасных информационно-управляющих систем. Под ред. А.В. Дрозда и В.С. Харченко. Харьков: Национальный аэрокосмический университет им. Н. Е. Жуковского «ХАИ», 2012, 614 с.

5. Пархоменко П.П., Согомонян Е.С. Основы технической диагностики (оптимизация алгоритмов диагностирования, аппаратурные средства). М.: Энергоатомиздат, 1981, 320 с.

6. Согомонян Е.С., Слабаков Е.В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989, 208 с.

7. Berger J.M. А Note on Error Detecting Codes for Asymmetric Channels. Information and Control, 1961, vol. 4, issue 1, pp. 68-73, doi:10.1016/S0019-9958(61)80037-5.

8. Freiman C.V. Optimal Error Detection Codes for Completely Asymmetric Binary Channels. Information and Control, 1962, Vol. 5, Issue 1, pp. 64-71, doi: 10.1016/S0019-9958(62)90223-1.

9. Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Условия обнаружения неисправности логического элемента в комбинационном устройстве при функциональном контроле на основе кода Бергера. Автоматика и телемеханика, 2017, №5, С. 152-165.

10. Sogomonyan E.S., Gössel M. Design of Self-Testing and On-Line Fault Detection Combinational Circuits with Weakly Independent Outputs. Journal of Electronic Testing: Theory and Applications, 1993, Vol. 4, Issue 4, Pp. 267-281, doi:10.1007/BF00971975.

11. Busaba F.Y., Lala P.K. Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors. Journal of Electronic Testing: Theory and Applications, 1994, Vol. 5, Issue 1, Pp. 19-28, DOI: 10.1007/BF00971960.

12. Matrosova A.Yu., Levin I., Ostanin S.A. Self-Checking Synchronous FSM Network Design with Low Overhead. VLSI Design, 2000, Vol. 11, Issue 1, Pp. 47-58, DOI: 10.1155/2000/46578.

13. Ostanin S. Self-Checking Synchronous FSM Network Design for Path Delay Faults. Proceedings of 15th IEEE East-West Design & Test Symposium (EWDTS`2017), Novi Sad, Serbia, September 29 – October 2, 2017, pp. 696-699, doi: 10.1109/EWDTS.2017.8110129.

14. Nicolaidis M., Zorian Y. On-Line Testing for VLSI – А Compendium of Approaches. Journal of Electronic Testing: Theory and Applications, 1998, №12, Pp. 7-20, DOI: 10.1023/A:1008244815697.

15. Piestrak S.J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes, Wrocław: Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995, 111 p.

16. Сапожников В.В., Сапожников Вл.В., Дмитриев А.В., Морозов А.В., Гессель М. Организация функционального контроля комбинационных схем методом логического дополнения. Электронное моделирование, 2002, Том 24, №6, С. 52-66.

17. Гессель М., Морозов А.В., Сапожников В.В., Сапожников Вл.В. Логическое дополнение – новый метод контроля комбинационных схем. Автоматика и телемеханика, 2003, №1, С. 167-176.

18. Saposhnikov Vl.V., Dmitriev A., Goessel M., Saposhnikov V.V. Self-Dual Parity Checking – a New Method for on Line Testing. Proceedings of 14th IEEE VLSI Test Symposium, 28 April – 1 May 1996, Princeton, NJ, USA, pp. 162-168, doi: 10.1109/VTEST.1996.510852.

19. Dmitriev A., Saposhnikov V., Saposhnikov Vl., Goessel M., Moshanin V., Morosov A. New Self-Dual Circuits for Error Detection and Testing. VLSI Design, 2000, Vol. 11, Issue 1, Pp. 1-21, DOI: 10.1155/2000/84720.

20. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1, Dordrecht: Springer Science+Business Media B.V., 2008, 184 p.

21. Sen S.K. A Self-Checking Circuit for Concurrent Checking by 1-out-of-4 code with Design Optimization using Constraint Don’t Cares. National Conference on Emerging trends and advances in Electrical Engineering and Renewable Energy (NCEEERE 2010), Sikkim Manipal Institute of Technology, Sikkim, held during 22-24 December, 2010.

22. Das D.K., Roy S.S., Dmitiriev A., Morozov A., Gössel M. Constraint Don’t Cares for Optimizing Designs for Concurrent Checking by 1-out-of-3 Codes. Proceedings of the 10th International Workshops on Boolean Problems, Freiberg, Germany, September, 2012, pp. 33-40.

23. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Построение самопроверяемых структур систем функционального контроля на основе равновесного кода «2 из 4». Проблемы управления, 2017, №1, c. 57-64.

24. Сапожников В.В., Сапожников Вл.В. Самопроверяемые дискретные устройства, СПб: Энергоатомиздат, 1992, 224 с.

25. Sapozhnikov V., Sapozhnikov Vl., Efanov D. Concurrent Error Detection of Combinational Circuits by the Method of Boolean Complement on the Base of «2-out-of-4» Code. Proceedings of 14th IEEE East-West Design & Test Symposium (EWDTS`2016), Yerevan, Armenia, October 14-17, 2016, pp. 126-133, doi: 10.1109/EWDTS.2016.7807677.

26. Пивоваров Д.В. Построение систем функционального контроля многовыходных комбинационных схем методом логического дополнения по равновесным кодам. Автоматика на транспорте, 2018, Том 4, №1, С. 130-148.

27. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В., Пивоваров Д.В. Синтез систем функционального контроля многовыходных комбинационных схем на основе метода логического дополнения. Вестник Томского государственного университета. Управление, вычислительная техника и информатика, 2017, №4, С. 69-80, doi: 10.17223/19988605/41/9.

28. Аксёнова Г.П. Необходимые и достаточные условия построения полностью проверяемых схем свертки по модулю 2. Автоматика и телемеханика, 1979, №9, С. 126-135.


Для цитирования:


Ефанов Д.В., Сапожников В.В., Сапожников В.В., Пивоваров Д.В. Организация полностью самопроверяемой схемы встроенного контроля на основе метода логического дополнения до равновесного кода «2 из 4». Труды Института системного программирования РАН. 2018;30(2):99-112. https://doi.org/10.15514/ISPRAS-2018-30(2)-6

For citation:


Efanov D.V., Sapozhnikov V.V., Sapozhnikov V.V., Pivovarov D.V. The organization of the totally self-checking integrated control circuit based on the Boolean complement method up to «2-out-of-4» constant-weight code. Proceedings of the Institute for System Programming of the RAS (Proceedings of ISP RAS). 2018;30(2):99-112. (In Russ.) https://doi.org/10.15514/ISPRAS-2018-30(2)-6

Просмотров: 116


Creative Commons License
Контент доступен под лицензией Creative Commons Attribution 4.0 License.


ISSN 2079-8156 (Print)
ISSN 2220-6426 (Online)