Preview

Труды Института системного программирования РАН

Расширенный поиск

Метод редукции параллелизма в процессе высокоуровнего синтеза цифровых интегральных схем

https://doi.org/10.15514/ISPRAS-2022-34(1)-5

Полный текст:

Аннотация

Рассмотрены проблемы и решения в области обеспечения архитектурной независимости и организации процесса сквозного проектирования цифровых интегральных схем. Представлен метод и язык параллельного программирования для функционально потокового синтеза проектных решений. При реализации метода выделены задачи редукции параллелизма и оценки занимаемых ресурсов. Предложен способ свертки, базирующийся на введении дополнительного, мета-слоя в процесс синтеза. Разработан принцип и алгоритмы редукции параллелизма. Представлены результаты разработки программного инструментария поддержки проектирования и реализованные на практике проекты СБИС.

Об авторах

Дарья Сергеевна РОМАНОВА
Сибирский федеральный университет, Красноярский государственный аграрный университет
Россия

Аспирант кафедры вычислительной техники Сибирского федерального университета, ассистент кафедры ИТиМОИС Красноярского государственного аграрного университета



Олег Владимирович НЕПОМНЯЩИЙ
Сибирский федеральный университет
Россия

Профессор, кандидат технических наук, заведующий кафедрой вычислительной техники



Игорь Николаевич РЫЖЕНКО
Сибирский федеральный университет

Ассистент кафедры вычислительной техники



Александр Иванович ЛЕГАЛОВ
Национальный исследовательский университет «Высшая школа экономики»
Россия

Доктор технических наук, профессор факультета компьютерных наук



Наталья Юрьевна СИРОТИНИНА
Сибирский федеральный университет
Россия

Кандидат технических наук, доцент кафедры «Вычислительная техника»



Список литературы

1. IEEE Std 1800-2012: IEEE Standard for SystemVerilog-Unified Hardware Design, Specification, and Verification Language, 2013.

2. V.A. Alekhin. SystemC. Simulation of electronic systems. Goryachaya liniya – Telecom, 2018, 320 p. (in Russian) / Алехин В.А. SystemC. Моделирование электронных систем. Горячая линия – Телеком, 2018, 320 стр.

3. Vivado Design Suite User Guide. High-Level Synthesis. UG902–Xilinx–2015. URL: http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_4/ug902-vivado-high-level-synthesis.pdf

4. Handel-C Language Reference Manual. Celoxica Limited, 2005, 26 p.

5. I.I. Levin, V.A. Gudkov. Extension of high level language COLAMO for reconfigurable computer systems programming on the level of FPGA logic cells. Herald of computer and information technologies, no. 12, 2010, pp.10-17 (in Russian) / И.И. Левин, В.А. Гудков. Расширение языка высокого уровня COLAMO для программирования реконфигурируемых вычислительных систем на уровне логических ячеек ПЛИС. Вестник компьютерных и информационных технологий. no. 12, 2010 г., стр. 10-17.

6. J. Sérot, G. Michaelson. Compiling Hume down to gates. In Draft Proc. of the 11th International Symposium on Trends in Functional Programming, 2011, pp, 191-226.

7. J. O’Donnell, M.R. Barbacci, and C.J. Koomen. Hardware description with recursion equations. In Proc. of the 8th International Symposium on Computer Hardware Description Languages and Their Applications (CHDL ’87), 1987, pp. 363-382.

8. M. Sheeran. μFP, a language for VLSI design. In Proc. of the Conference Record of the ACM Symposium on LISP and Functional Programming (LISP ’84), 1984, pp. 104-112.

9. P. James-Roxby, S. Singh. Lava and JBits: From HDL to bitstream in seconds. In Proc. of the 9th IEEE Symposium on Field-Programmable Custom Computing Machines, 2001, pp. 91-100.

10. J. Dongarra, G. Bosilca et al. PaRSEC: A programming paradigm exploiting heterogeneity for enhancing scalability. IEEE Computing in Science and Engineering, vol. 6, no. 15, 2013, pp. 36-45.

11. J. Dongarra, A. Danalis et al. PTG: An Abstraction for Unhindered Parallelism. In Proc. of the Fourth International Workshop on Domain-Specific Languages and High-Level Frameworks for High Performance Computing, 2014, pp. 21-30.

12. A.I. Legalov. A functional language for creating architecture-independent parallel programs. Computational technologies, vol. 10, no. 1, 2005, pp. 71-89 (in Russian) / А.И. Легалов. Функциональный язык для создания архитектурно-независимых параллельных программ. Вычислительные технологии, том 10, no. 1, 2005 г., стр. 71-89.

13. O.V. Nepomnyashchy, A.I. Legalov et al. Methods and algorithms for a high-level synthesis of the very-large-scale integration. WSEAS Transactions on Computers, vol. 15, 2016, pp. 239-247.

14. H.J. Nussbaumer. Fast Fourier Transform and Convolution Algorithms. Springer, 1982, 288 p. / Г. Нуссбаумер. Быстрое преобразование Фурье и алгоритмы вычисления сверток. Радио и связь, 1985 г., 248 стр.

15. O. V. Nepomnyashchiy, I. N. Ryzhenko et al. The VLSI High-Level Synthesis for Building Onboard Spacecraft Control Systems. In Proc. of the Scientific-Practical Conference "Research and Development – 2016", 2017, pp. 229–238.

16. O.V. Nepomnyashchy, I.N. Ryzhenko et al. Translator of architecture-independent description of automata and combinational circuits. Certificate of state registration of software for computers No. 2021610682, 02/01/2021 (in Russian) / О.В. Непомнящий, И.Н. Рыженко и др. Транслятор архитектурно-независимого описания автоматных и комбинационных схем. Свидетельство о государственной регистрации ПО для ЭВМ № 2021610682, 01.02.2021.

17. A.A. Komarov, I.N. Ryzhenko, O.V. Nepomnyashchy Program for synthesizing circuit descriptions in HDL hardware description languages from the Pifagor functional-parallel programming language. Certificate of state registration of software for computers No. 2015619175, 08/26/2015 (in Russian) / А.А. Комаров, И.Н. Рыженко, О.В. Непомнящий. Программа синтеза описания схем на языках описания аппаратуры HDL с языка функционально-параллельного программирования «Пифагор». Свидетельство о государственной регистрации ПО для ЭВМ № 2015619175, 26.08.2015.

18. O.V. Nepomnyashchy, A.A. Komarov et al. Program for the driver of the onboard network of the spacecraft. Certificate of state registration of software for computers No. 2015616896, 06/26/2015 (in Russian) / О.В. Непомнящий, А.А. Комаров и др. Программа драйвера бортовой сети космического аппарата. Свидетельство о государственной регистрации ПО для ЭВМ №2015616896, 25.06.2015.

19. O.V. Nepomnyashchy, A.A. Komarov, I.N. Ryzhenko Complex-functional block of the lowering adder-limiter. Certificate of state registration of software for computers No. 2016619714, 08/26/2016 (in Russian) / О.В. Непомнящий, А.А. Комаров, И.Н. Рыженко. Сложно-функциональный блок понижающего сумматора-ограничителя. Свидетельство о государственной регистрации ПО для ЭВМ № 2016619714, 26.08.2016.


Рецензия

Для цитирования:


РОМАНОВА Д.С., НЕПОМНЯЩИЙ О.В., РЫЖЕНКО И.Н., ЛЕГАЛОВ А.И., СИРОТИНИНА Н.Ю. Метод редукции параллелизма в процессе высокоуровнего синтеза цифровых интегральных схем. Труды Института системного программирования РАН. 2022;34(1):69-72. https://doi.org/10.15514/ISPRAS-2022-34(1)-5

For citation:


ROMANOVA D.S., NEPOMNYASHCHIY O.V., RYZHENKO I.N., LEGALOV A.I., SIROTININA N.Yu. Parallelism reduction method in the high-level VLSI synthesis implementation. Proceedings of the Institute for System Programming of the RAS (Proceedings of ISP RAS). 2022;34(1):69-72. https://doi.org/10.15514/ISPRAS-2022-34(1)-5



Creative Commons License
Контент доступен под лицензией Creative Commons Attribution 4.0 License.


ISSN 2079-8156 (Print)
ISSN 2220-6426 (Online)